

第1章 微机技术概论

1. 简述半导体存储器的基本组成结构。

①**存储矩阵**：大量能够存储 0/1 信息的存储元件组成。（8 位 8K 存储器芯片：每个存储单元存放 8 位二进制信息，共 8K=8192 个存储单元）

②**地址译码器**：对输入到芯片地址引脚上的信号进行译码，用于产生存储矩阵中相应存储单元的选通信号。

③**三态输入/输出缓冲器**：连接芯片内部存储单元与外部数据总线，根据片选信号、读/写信号(RD/WR)，控制三态缓冲器从内到外或从外到内导通，实现数据的读出或写入。

2. 【2024 年 B 卷】微机技术发展的两大分支是什么？它们的主要技术发展方向是什么？

通用 微型 计算机：高速、海量运算和处理的需求；

嵌入式 微型 计算机：实时测控和各种嵌入式应用的需求。

3. 【2024 年 B 卷 补充】通用微型计算机系统与嵌入式计算机系统，在技术和应用等方面的主要区别是什么？

通用：科学计算、数值分析、图像处理、模拟仿真、人工智能、多媒体和网络通信等，满足人类无止境的高速、海量运算和处理的需求，其核心部件微处理器经历了 8 位、16 位过渡到 32 位、64 位，以及多核等发展时期。

嵌入式：以嵌入到对象体系中，实现对象体系的测控智能化为目的，满足各领域不断增长的实时测控和各种嵌入式应用的需求。性能不断提升，如增强了实时测量、控制以及响应外部事件的能力，降低了功耗和成本，减小了体积，优化和完善了开发环境等。

4. 何为微处理器、嵌入式系统、微控制器？为什么说微控制器是嵌入式系统？嵌入式系统的特点？

微处理器：可编程化的特殊集成电路，也称为中央处理器（CPU），是微型计算机的核心部件。

嵌入式系统：相对于通用微型计算机而言，是嵌入到对象体系中、实现嵌入对象智能化的计算机。把微型计算机主要部件（CPU、存储器、I/O 接口等）集成在一块芯片上，将微型计算机芯片化，也称单片微型计算机。

微控制器：主要面向测控领域应用的单片微型计算机。在单片微型计算机上，不断提升面向实际应用的测量与控制的实时响应和处理能力，添加能实现嵌入对象测控要求的功能模块电路（因此它也是嵌入式系统）。

嵌入式系统的特点：“嵌入性”“计算机”“专用性”

①“嵌入性”：将微型计算机嵌入到对象体系中，实现对象体系的智能测量与控制。

②“计算机”：单片形态的微型计算机，是对象系统智能化的根本保证。

③“专用性”：在满足测控要求及环境条件的基础上，其硬件、软件的可裁剪性和可因需设置，从而构成能够满足嵌入对象实际需求的专用微型计算机。

5. 【2019 年 A 卷】【2020 年 A 卷】微控制器的存储结构有哪两种，各有什么特点？（上限 5 分）

哈佛结构（1 分）和**普林斯顿结构（1 分）**。

哈佛结构：ROM 和 RAM 分为两个寻址空间（0.5 分），指令和数据可采用不同的数据宽度（0.5 分），具有较高的执行效率（0.5 分），是微控制器常用的存储结构（0.5 分）。（MCS-51 采用这种！）

普林斯顿结构（冯·诺依曼结构）：ROM 和 RAM 合并并在同一个寻址空间（0.5 分），指向同一个存储器的不同物理位置（0.5 分），指令和数据的宽度相同（0.5 分），是通用微型计算机常用的存储结构（0.5 分）。

6. 什么是 CISC/RISC？各有什么特点？

CISC 结构：**复杂指令集计算机体系**。用最少的指令完成所需的计算、控制任务，即尽量简化软件设计。

优点：寻址方式多、指令丰富，一条指令往往可以完成一串动作，且具有专用指令；因此对于复杂计算与操作的程序设计相对容易，编程效率较高。

缺点：CISC 指令的长度不同，操作进程、代码结构复杂，执行速度慢；该体系的 CPU 硬件结构复杂、面积大、功耗大，对工艺要求高。

RISC 结构：**精简指令集计算机体系**。尽可能简化指令系统，提高程序运行速度，以满足 MCU 的实时性要求。

优点：单周期、定长代码的指令体系，每条指令操作少，具有归一化的指令操作进程，简单高效；每条指令都有归一化的取指、译码、操作、回授 4 个进程，可实现 4 条指令相差一个进程的并行流水操作，大大提高了指令的运行速度。指令代码短、种类少、格式规范，并且 CPU 硬件结构简单、布局紧凑。

缺点：对于特殊或复杂功能的程序，汇编设计难度大，编程效率低，且一般需要较大的内存空间。

7. 描述微控制器的内部总线和功能。

数据总线(DB)**双向**，用于传送数据，实现 CPU 与存储器、I/O 接口、各功能模块之间的数据交互。

地址总线(AB)单向，用于 CPU 传送地址信息，实现对存储器和 I/O 接口的访问。

控制总线(CB)单向，是各种控制信号的组合，用来传送控制信号或时序信号，对 CPU 而言有些向外有些向内。

8. 微控制器的主要性能包括哪几个方面？

CPU 主频；CPU 字长；位处理能力；指令系统；存储容量；I/O 端口；基本功能模块；外围功能单元；此外，还有工作电压、功耗等。

第 2 章 8051 微控制器硬件结构

1. 描述 CPU 的主要组成部分以及各部分的功能。

运算器：由算术逻辑部件 ALU、位处理器、累加器 A、暂存寄存器、程序状态寄存器 PSW 和 BCD 码调整电路等组成，是用来对数据进行算术运算和逻辑操作的执行部件。

控制器：由指令部件、时序部件和操作控制部件三部分组成，是用来统一指挥和管理微控制器工作的部件。其功能是从 ROM 中逐条读取指令，进行指令译码，并通过定时和控制电路，在规定的时刻执行出指令操作所需的控制信号，使各模块按照一定的节拍协调工作，实现指令规定的功能。

2. 描述微控制器的工作过程（即执行程序的过程）。

①**读取指令**：根据程序计数器 PC 中的值，从 ROM 中读出当前要执行的指令，送到指令寄存器 IR。

②**分析指令**：将指令寄存器 IR 中的操作码送入指令译码器进行译码，分析要进行什么操作、操作数在哪等。

③**执行指令**：取出操作数，按照操作码规定功能，由操作控制电路发出一系列时序和控制信号，完成操作。

3. 【2019 年 A 卷】【2022 年 A 卷】【2024 年 B 卷】8051 内部 RAM 单元划分为哪三个主要部分？各部分的主要功能是什么？

①**工作寄存器区**：00H~1FH，分成 4 个寄存器组，每组 8 个单元，**对应 R0~R7 寄存器**。

②**位寻址区**：20H~2FH（字节地址），对应位地址为 00H~7FH。**可按位寻址，也可按字节寻址**。

③**用户 RAM 区**：30H~7FH 区域，通常用作**数据缓冲区和堆栈区**。

4. 简述程序状态字 PSW 以及四个常用标志的作用。

程序状态字 PSW 是一个 8 位寄存器，用于**记录程序运行结果的状态**。

标志：**Cy（进位标志位）、AC（半进位标志位）、P（A 中“1”个数的奇偶标志位）、OV（溢出标志位）**。

Cy：对**无符号数**有意义，加/减运算时，若高位**进位或借位**，置 1 否则清 0；对于加法，Cy=1 表示超出 FFH。

OV：对**带符号数**有意义，加/减运算时，若结果溢出（超出-128~+127）时，OV 置 1 否则清 0。

AC：加/减运算时，若低 4 位数向高 4 位数**进位（或借位）**，置 1 否则清 0。**十进制调整指令 DA 要用到 AC**。

P：A 中 1 的个数的奇偶性。奇数置 1 否则清 0。

5. 【2022 年 B 卷】ROM、堆栈和外部 RAM 各使用什么指针？这些指针各有什么作用？

程序计数器 PC：16 位寄存器（**不是 SFR!**），**存放下一条要执行的指令的地址**。

堆栈指针 SP：8 位 SFR，用于存放堆栈顶所指的内存单元地址。

数据指针 DPTR：16 位 SFR，主要功能是作为外部数据存储器或 I/O 寻址的地址寄存器。

6. 8051 的四个 I/O 端口在作通用 I/O 口使用时，需注意什么？

P0~P3 作为通用 I/O 接口时，输入操作是**读引脚**状态，输出操作是**对端口锁存器**的写入操作。在输入时，必须**先向端口锁存器写 1**，保证内部的输出场效应管截止，才能正确读入外部引脚的高、低电平状态。

7. 【2022 年 B 卷】8051 内部有哪些工作周期？分别如何定义？晶振频率为 12MHz 时，各种周期分别为多少？

①时钟周期（振荡周期）：是外接晶振频率（ f_{osc} ）的倒数，是微控制器中最基本、最小的时间单位。

②状态周期：1 个时钟周期定义为一个节拍，连续的两个节拍定义为一个状态周期 S。

③机器周期：MCU 执行一个基本硬件操作所需时间。一个机器周期由 6 个状态周期（12 个时钟周期）组成。

④指令周期：执行一条指令所需要的时间，由若干个机器周期组成。8051 包含单/双/四周期指令。

当晶振频率为 12MHz 时，时钟周期 $1/12\mu s$ ，状态周期 $1/6\mu s$ ，机器周期 $1\mu s$ ，指令周期有 $1\mu s/2\mu s/4\mu s$ 。

8. 8051 有几种工作方式？有几种低功耗方式？如何实现各低功耗方式？

低功耗工作方式（**休闲方式 ID 和掉电方式 PD**）、程序执行方式、复位方式。

将 PCON 中的 IDL 置 1，即进入 ID，能大大降低 MCU 的功耗；可利用复位或中断退出休闲方式。

将 PCON 中的 PD 置 1，即进入 PD，该模式的功耗降至几十 μA ；退出唯一方法是复位 MCU。

第 5 章 中断系统

1. 中断系统应具有哪些功能？

①实现中断开放与禁止的控制；②实现中断响应及返回；③实现优先级排队；④实现中断嵌套。

2. 8051 中断系统有几个中断源？几个中断优先级？中断优先级是如何控制的？在出现同级中断申请时，CPU 按什么顺序响应？各个中断源的入口地址是多少？

5 个；2 个；特殊功能寄存器 IP。 $\overline{INT0}$ 、T0、 $\overline{INT1}$ 、T1、串行口；0003H、000BH、0013H、001BH、0023H。

8051 各中断源对应的中断标志是什么？中断标志是如何产生，又是如何清除的？

TF0/TF1：T0/T1 中断标志，溢出时硬件置 1 请求中断；CPU 响应后硬件自动清 0；查询方式时要用软件清 0。

IE0/IE1： $\overline{INT0}/\overline{INT1}$ 中断标志，发生中断时由硬件置 1，请求中断。对于下降沿触发方式，中断标志在响应中断时由硬件自动清 0；对于低电平触发方式，中断标志只有在外部引脚的状态变为高电平时，被自动清除。

TI/RI：串行口发送/接收的中断标志，发送完/接收到一帧数据时，硬件置 1 并请求中断。必须用软件清 0。

3. 【2019 年 A 卷】【2024 年 B 卷】请叙述 8051 微控制器响应中断的条件。（每条 1 分，上限 5 分）

①中断源有请求，相应的**中断标志**（IE0/IE1，TF0/TF1、RI/TI）**置 1**；

②CPU 允许所有中断（中断允许总控位 **EA=1**）；

③中断允许寄存器 IE 中，**相应中断源的中断允许位**（EX0/EX1，ET0/ET1，ES）**置 1**。

• 满足以上 3 个条件则 CPU 对所有的中断请求进行**优先级排队**。如果再同时满足以下 3 个条件：

④**无同级或高级**中断正在服务；

⑤**现行指令已执行完毕**；

⑥若正在运行的指令为 **RETI** 或**修改 IP、IE 的指令**，要等该指令的下一条指令也执行完毕。

• 则微控制器便在下一个机器周期响应中断，否则将丢弃中断查询结果。

4. 【2020 年 A 卷】【2022 年 A 卷】在设计中断服务程序时，为什么要现场保护和现场恢复？

CPU 响应中断时可能破坏原有工作现场（如原程序涉及的寄存器、内存的内容等），所以需保存相关寄存器、内存、标志位的信息；在处理完相应任务之后恢复工作现场，以便正确恢复原程序执行被中断的工作。

【2022 年 A 卷 补充】现场保护的方法？堆栈保护、切换工作寄存器组、暂存到内部存储器。

【2020 年 A 卷 补充】保护寄存器的方法？压入堆栈、切换工作寄存器组、保存到内存单元。

5. 【2022 年 B 卷】简述响应中断和调用子程序的异同。

相同点：①都是中断当前正在执行的程序，转去执行子程序/中断服务程序；

②都是由硬件自动把断点地址压入堆栈进行断点保护，而现场的保护则都通过软件完成；

③执行完子程序或中断服务程序后，通过软件恢复现场，并通过返回指令重新返回到断点处继续程序执行；

④都可以实现嵌套，如中断嵌套和子程序嵌套，但中断最多只有两层嵌套，理论上子程序的嵌套无限制。

差异点：①中断请求是随机的，而子程序的调用是由软件设计安排的；

②响应中断后，转去执行存相应入口地址处的中断服务程序，而子程序的地址人为安排（ROM 任意区域）；

③中断响应是受控的，其响应时间会受一些因素影响，而子程序的响应时间是固定的；

6. 如何利用 I/O 端口，进行外部中断的扩展？

假设 4 个按键为外部中断源，将 4 条 I/O 口线连接的 4 个按键连接到四输入与门的输入端，其输出端连接至 $\overline{INT0}$ 。当其中一个或几个按键按下时，与门输出从高电平变为低电平，该下降沿触发 $\overline{INT0}$ 中断。在中断服务程序中，依次查询 4 条口线状态，确定是哪个按键操作引起的中断。这样一个外部中断就扩展了 4 个外部中断源。

第 6 章 定时器/计数器

1. 8051 的定时器/计数器由哪几部分组成？相关的特殊功能寄存器有哪几个？

8051 有两个结构功能完全相同的可编程 16 位定时器/计数器 T0、T1。它们的核心部件是 16 位的加 1 计数器 TH0、TL0 和 TH1、TL1，还有 2 个控制寄存器 TCON、TMOD。

2. 【2019 年 A 卷】8051 定时器/计数器的工作方式 1、方式 2 各有什么特点？（5 分）

工作方式 1：16 位计数方式，其最大计数值为 65536（1 分）。

当计数器溢出时，需要通过软件给 THi、TLi 重装初值（1 分）。

由于中断响应需要一定时间并存在中断响应时间的随机性，因此定时时间有一定误差（1 分）。

工作方式 2：8 位初值重装方式，其最大计数值为 256（1 分）。

工作在该方式时，低 8 位加 1 计数器 TLi 累计脉冲，高 8 位计数器 THi 存储初值。

当 TLi 计数溢出时，THi 中的初值自动重载到 TLi 中，而不需要软件写入，因此不存在定时误差（1 分）。

3. 定时器/计数器用作定时器时，定时时间与哪些因素有关？用作计数器时，对外界脉冲的频率有何限制？

定时：加 1 计数器的计数脉冲是系统内部的机器周期，定时时间与系统振荡频率、计数初值、工作方式有关。

计数：计数脉冲从外部引脚 T0（P3.4）或 T1（P3.5）引入；要求外部脉冲的高、低电平宽度至少为一个机器周期，即外部脉冲最大频率为 1/24 晶振频率。

4. 设外部晶振频率为 6MHz，如何在 P1.0 引脚输出尽可能高频率的脉冲信号？请计算其频率和占空比。

程序如右图。根据题意机器周期为 2μs。由程序可得高电平时间 2μs，低电平时间 6μs，频率 125kHz，占空比 25%。

```
ORG 0000H
LOOP: SETB P1.0 ;2μs
      CLR P1.0 ;2μs
      SJMP LOOP ;4μs
      END
```

5. 定时器如何实现较长时间的定时？简述 1min 定时的实现方法。

采用定时器硬件定时和软件计数器相结合的方式。

实现方法：将定时器的定时时间设为 50ms，采用工作方式 1，定时初值 $X=65536-50000=15536=3CB0H$ ，设置一个软件计数器累计 50ms 的个数。采用中断方式，每次中断时（50ms 到），软件计数器加 1，当该计数器累积到 20 时，表示定时了 1s。在内部 RAM 中设置 2 个单元如 40H、41H，分别用来存放 50ms 的个数、秒数。在 50ms 中断服务程序中，50ms 个数加 1，累积到 20 时表示 1s 到，再把 50ms 个数清 0，秒数单元内容加 1，满 60 秒时，即 1min 时间到。

6. 简述定时器/计数器的初始化步骤。

①确定工作方式（即对 TMOD 赋值）；②预置定时或计数的初值（THi、TLi）；③根据需要开放定时器/计数器的中断（直接对 IE 位赋值），以及 CPU 中断开放；④启动定时器/计数器工作（将 TR0 或 TR1 置 1）。

7. 【2024 年 B 卷】如何通过定时器/计数器扩展外部中断？

可将 8051 的 Ti 的工作模式设置为计数模式，选用工作方式 2，设置初值为 FFH，允许中断。外部中断源连接到 Ti 引脚，则在其引脚上发生负跳变时（产生一个下降沿），定时器/计数器加 1，就会产生溢出而向 CPU 请求中断。利用这个特性可以把 T0（P3.4）和 T1（P3.5）两个引脚扩展为外部中断请求引脚，中断的触发条件是下降沿触发，中断标志为 T0、T1 的溢出标志 TF0 和 TF1。其作用和功能与外部中断 INT0、INT1 完全相同。这样就把经典 8051 的外部中断源扩展到了 4 个。